This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP354060850A

PAT-NO: JP354060850A

DOCUMENT-IDENTIFIER: JP 54060850 A TITLE: MULTI-LEVEL OUTPUT DEVICE

PUBN-DATE: May 16, 1979 INVENTOR-INFORMATION:

NAME

INOUE, TAKESHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY N/A

MITSUBISHI ELECTRIC CORP

APPL-NO: (JP52127887)

APPL-DATE: October 24, 1977

INT-CL (IPC): H03K004/02; H03K013/02

ABSTRACT:

PURPOSE: To eliminate the variations of the threshold voltage

level and thus to

obtain the output of a high absloute value through the

combination of the

multi- level output circuit comprising the resistance element and

the MOSFET

element and the reference level circuit also comprising the

resistance element

and the MOSFET element.

CONSTITUTION: Resistance element R<SB>1</SB> and driving MOSFET element

M<SB>1</SB> are connected in series to load resistance element R<SB>o</SB> $\,$

according to number N of the multi- level output. Furthermore, resistance

element R<SB>2</SB> and MOSFET element M<SB>2</SB> plus resistance element RN $\,$

and MOSFET element M<SB>n</SB> of the final row are connected in parallel to

R<SB>1</SB> and M<SB>1</SB>, thus forming the multi-levle output circuit. Then

the reference level circuit in which resistance element ${\tt RO}$ and driving ${\tt MOSFET}$

element MO are connected vertically is provided to load resistance element RL.

In that case, the resistance value are made different for resistance elements

R<SB>1</SB>∼RN of these circuits in accordance with multi-level number N.

In such constitution, input signal level VDD is appled to both the reference

level circuit and the multi-level circuit, and the output

featuring a high absolute output level is drawn out of output terminal OUT

COPYRIGHT: (C) 1979, JPO&Japio

(B日本国特許庁(JP)

①特許出願公開

@公開特許公報(A)

昭54-60850

Int. Cl.²
H 03 K 4/02
H 03 K 13/02

の特

識別記号 〇日本分類

98(5) C 14 98(5) F 0 庁内整理番号 6647 - 5 T

❸公開 昭和54年(1979)5月16日

6647—5 J 7125—5 J

発明の数 1 審査請求 未請求

(全 3 頁)

❷多重レベル出力装置

顧 昭52—127887

郊出 願 昭52(1977)10月24日

仍発 明 者 井上健

伊丹市瑞原 4 丁目 1 番地 三菱

電機株式会社北伊丹製作所內

の出 願 人 三菱電機株式会社

東京都千代田区丸の内二丁目 2

番3号

四代 理 人 弁理士 葛野信一

外1名

明細

1. 発明の名称

多重レベル出力装置

2. 特許請求の範囲

3. 発明の詳細な説明:

本条明は多重レベル出力装置に係り、 MOBPET (MOB 形質界効果トランジスタ)のしきい値管 圧 Vth の製造上のパラッキによる影響を除去し絶 対出力レベルの高い多重レベル出力装置を提供す ることを目的とする。

ま 1 ~ 3 囚は MOSPET を用いた従来の多重レ ペル出力回路の異なる例を示す回路図である。無 1 险の例は有票常圧端子 V。。 と GND 幾子間を抵抗 素子 R:ーR=+; を 縦 疣 接 疣 し 膜 接 抵 抗 素 子 端 子 点 と 出力端子間を伝送用 WOBFET, Mi~Mg で接続して 棟反される。その動作は M₁~N₂のいすれか♪ つが て他は OFP とすることで抵抗素子と Mi~Miの しさい値句圧 Vth とによつて多重レベル出力が将 られる。 無2凶の例は NOR 回路を利用したもので 1つの夕荷用 MOBPETM。に対しON 抵抗の異な る取動用 MOSFET Mi~Ma を接続した構成である。 この動作は Mi~Miのいすれか J つが ON て他は OFF とすることで Mi~Mmの ON 抵抗と Miの抵抗で 決まる多重レベル出力が得られる。無3図の例で は食荷用 MOSPETM。 がデブレッション型 PET で ある以外は第2箇の例と同様な多重レベル出力が ねられる。

しかしながら、上記の第1回の例では駆動用 MOBPET, Mi~Mm、第2回及び第3回の例で

特院昭54-60850(2)

は食荷用 MOSPETM。のしきい値管圧 Vth だけ出力レベルは管質管圧 Vsp より低くなり絶対レベルの高い出力が得られない。また第2 図及び第3 図の例では食荷用 MOSPETM。と駆動用 MOSPET Mi~Miとで ON 抵抗がしきい値管圧 Vth のパラッキ及び管流管圧に基づいて変動するため精度の良い多重レベル出力が得られない欠点がある。

本発明は上配の欠点を除去するためになざれたものであり、その目的とするところは回路構成の上で食荷用 MOBPET をなくしてしきい値電圧のパラッキの影響かよびしきい値電圧 Vth 分のレベル低下を無くすることが出来る多重レベル出力装置を提供することにある。

以下図面を参照し、本発明の実施例を許細に説明する。第4 図は本発明の一実施例を示す多重レベル出力装置の回路図であり、多重レベル出力の数 M に従つて負荷用抵抗素子 R₄に対して抵抗素子 R₄及び駆動用 M O B P R T M₄ 乃至最終列の R₄及び M₈ からなる 直列回路を夫々並列接続した多重レベル出力回路と負荷用抵抗素子R₅ に対して抵抗

来子R。 及び駆動用 MOSFETM。を縦灰接灰しM。 のゲート入力を育成 Vos に接板した基単レベル回 路とで構成されている。なか、抵抗果子 Ri~Ryに 多重レベル数 M に応じて夫々異なる抵抗値を有し ている。

上記の回路構成にないて、駆動用 M O B P E T M₁ ~ M_M の ゲートには、いずれか 1 つに駆動用 M O B P E T が O P P する入力信号を印加すると他のゲートには駆動用 M O B P E T M_D のゲートには駆動用 M O B P E T M_D のゲートには電源 V_{D D} を印加する。M₁ が O N すると M₁ ~ M_M が O P P 故に R₂と R₁ か よび M₁ の O M 抵抗によって失せる出力レベルが O U T 端子に得られる。また、 M₁ ~ M_M の何れか 1 つ O N した時のレベル出力は前配 同様を原理によって得られる。

すなわち、R₁ ~ R_M の 抵抗値が異なつているため ODT 端子に於いては N 種類のレベル出力が得られることになる o R₀ の抵抗値を小さく、 R₁ ~ R_M のいれれかの抵抗値を大きくすれば出力レベルは Ta 面質圧よりしまい値 電圧 Vth 低くなることなく原

理的に絶対レベルの高い出力が得られ、すた、 Mi 〜MMの全てが OFF のとき出力レベルは 育須 質圧 ▼pp に等しくなる。

一方、上記出力レベルに対してこれと比較される基準レベルを与える REP 端子の出力レベルは、Ri、Ro かよび Mo の の 抵抗によつて決められる。ここで Mo のゲート入力は育業育圧 準子 Voo 化 来 使されているため、智慧者圧の変動による影響を除いて常時 REP 端子の出力レベルは一足となる。

一般に多重レベルの基準となるレベルは接地な位または背頂者圧 Van が多く用いられている。 1 つの出力回路に用いられる多重出力レベル信号は 基準レベルと多重出力レベルとの差常圧によつて 多重信号の機別が行なわれている。

しかし、MOSFET 回路に於いて接地電位または常原電圧 Van を基準レベルを用いた場合、しきい値電圧 Vth のバラッキによつて多重出力レベルが接地電位または電源電圧 Van より大きくずれるため多重出力レベルと多重信号の対応が正確に行なわれない。したがつて本発明ではしきい値電圧

Vth のパラッキの影響を取り除くために基単レベルを接地質位さたは電源電圧 Vao とせず、しきい値電圧 Vth のパラッキに従つて基単レベルも多重出力レベルと同じように変動させることによりしまい値電圧 Vth のパラッキの影響を除去するようになざれている。

カン、以上の実施例でプロセスに於けるマスク台セのズレの影響を除くために MOBFET シよび抵抗素子のパターン構成は作函上のXまたは X軸と同一方向にすることが低めて効果の良い結果を生ずる。

また、本発明は単一低智圧質源を用いた MOB回 路に於いて広く利用できる。

上述の如く本発明になる多重レベル出力装置によればMOBPETのしきい値言圧 Vth のパラッキによる影響を除去し、電源言圧近傍迄の多重レベル出力が得られる効果がある。

4. 図面の簡単な説明

第1回~第3回は従来の多重レベル出力回路の 異なる例を示す回路図、第4回は本発明の一実施 例を示す多重レベル出力装置の回路図である。 なお、図中同一符号は同一または相当部分を示す。

R₄ ··· 負荷用抵抗素子、R₁ ··· R_M ··· 抵抗素子、 M₄ ··· M_M ··· 取動用 MOSPET、 R₂ ··· 負荷用抵抗素子、 R₈ ··· 抵抗素子、 M₈ ··· 取動用 MOSPET。

代理人 裏野信一 (行か)名)

